Skip to content
项目
群组
代码片段
帮助
当前项目
正在载入...
登录 / 注册
切换导航面板
L
Lab001
项目
项目
详情
活动
周期分析
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
统计图
问题
0
问题
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
CI / CD
CI / CD
流水线
作业
日程
统计图
Wiki
Wiki
代码片段
代码片段
成员
成员
折叠边栏
关闭边栏
活动
图像
聊天
创建新问题
作业
提交
问题看板
Open sidebar
银宸时代
Dream Logic Group
实验项目模板
数字电路
Lab001
提交
dad91959
提交
dad91959
10月 31, 2018
创建
作者:
李川
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
更新 README.md
上级
5c5a5e74
隐藏空白字符变更
内嵌
并排
正在显示
1 个修改的文件
包含
4 行增加
和
3 行删除
+4
-3
README.md
README.md
+4
-3
没有找到文件。
README.md
浏览文件 @
dad91959
# 实验题目
# 实验题目
集成门电路的组合电路
集成门电路的组合电路
# 实验内容
# 实验内容
1.
验证一位全加器和奇校验电路功能
!
1.验证一位全加器和奇校验电路功能
2.
绘制三中断源判优电路并测试其功能
!
2.绘制三中断源判优电路并测试其功能
3.
设计一位全减器和偶校验电路
!
3.设计一位全减器和偶校验电路
# 原理图
# 原理图




\ No newline at end of file
编写
预览
您添加了
0
人
到此讨论。请谨慎行事。
请先完成此评论的编辑!
取消
请
注册
或者
登录
后发表评论