1. 2007年 9月 27日 1 次提交
    • rsc's avatar
      Apparently the initial interrupt count lapic[TICR] · d5596cd6
      rsc 提交于
      must be set *after* initializing the lapic[TIMER] vector.
      
      Doing this, we now get clock interrupts on cpu 1.
      (No idea why we always got them on cpu 0.)
      
      Don't write to TCCR - it is read-only.
      d5596cd6
  2. 2007年 9月 26日 1 次提交
  3. 2007年 9月 25日 1 次提交
  4. 2007年 9月 20日 1 次提交
  5. 2007年 9月 18日 1 次提交
  6. 2007年 9月 16日 1 次提交
  7. 2007年 9月 05日 1 次提交
    • rsc's avatar
      sh · e9f8419f
      rsc 提交于
      e9f8419f
  8. 2007年 9月 01日 1 次提交
  9. 2007年 8月 31日 7 次提交
  10. 2007年 8月 30日 5 次提交
  11. 2007年 8月 29日 13 次提交
  12. 2007年 8月 28日 7 次提交